內容概要：CoWoS（Chip On Wafer On Substrate）是臺積電的一種 2.5D 先進封裝技術，由 CoW 和 oS 組合而來。先將芯片通過 Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把 CoW 芯片與基板（Substrate）連接，整合成 CoWoS。核心是將不同的芯片堆疊在同一片硅中介層實現多顆芯片互聯。在硅中介層中，臺積電使用微凸塊（μBmps）、硅通孔（TSV）等技術，代替了傳統引線鍵合用于裸片間連接，大大提高了互聯密度以及數據傳輸帶寬。受云端AI加速器需求旺盛推動，2025年全球對CoWoS及類似封裝產能的需求將激增，主要供應商臺積電、日月光科技控股（包括矽品精密工業、SPIL）和安靠（Amkor）正在擴大產能。到2024年年底，臺積電CoWoS月產能可超過3.2萬片，加上日月光和Amkor等廠商，整體CoWoS月產能接近4萬片。2025年預計CoWoS月產能可大幅躍升至9.2萬片，其中臺積電到2025年底CoWoS月產能可增加至8萬片。目前，CoWoS先進封裝技術主要應用于AI算力芯片及HBM領域。英偉達是CoWoS主要需求大廠，在臺積電的CoWoS產能中，英偉達占整體供應量比重超過50%。其中Hopper系列的A100和H100、Blackwell Ultra 使用臺積電CoWoS封裝工藝。作為臺積電CoWoS封裝技術的最大客戶，英偉達的需求將對市場格局產生重要影響。受益于英偉達Blackwell系列GPU的量產，臺積電預計將從2025年第四季度開始，將CoWoS封裝工藝從CoWoS-Short（CoWoS-S）轉向CoWoS-Long（CoWoS-L）制程，使CoWoS-L成為其CoWoS技術的主要制程。到2025年第四季度，CoWoS-L將占臺積電CoWoS總產能的54.6%，CoWoS-S占38.5%，而CoWoS-R則占6.9%。這一轉變不僅反映了市場需求的變化，也展示了英偉達在高性能GPU市場的強大影響力。除了英偉達，其他企業如博通和Marvell也在增加對臺積電CoWoS產能的訂單，以滿足為谷歌和亞馬遜提供ASIC（專用集成電路）設計服務的需求。

關鍵詞：CoWoS封裝結構、CoWoS封裝分類、CoWoS封裝產能規模、CoWoS封裝市場現狀

一、相關概述

CoWoS（Chip On Wafer On Substrate）是臺積電的一種 2.5D 先進封裝技術，由 CoW 和 oS 組合而來。先將芯片通過 Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把 CoW 芯片與基板（Substrate）連接，整合成 CoWoS。核心是將不同的芯片堆疊在同一片硅中介層實現多顆芯片互聯。在硅中介層中，臺積電使用微凸塊（μBmps）、硅通孔（TSV）等技術，代替了傳統引線鍵合用于裸片間連接，大大提高了互聯密度以及數據傳輸帶寬。

CoWoS技術主要基于無源轉接板，根據轉接板類型不同可分為CoWoS-S、CoWoS-L和CoWoS-R。CoWoS-S采用硅基轉接板，能夠為高性能計算提供最高晶體管密度和最佳性能。CoWoS-S目前已發展至第5代，CoWoS-S5通過雙路光刻拼接法，將硅中介層擴大到2500mm2，相當于3倍光罩面積，擁有8個HBM堆棧空間，此外，轉接板性能也被優化，如集成深溝槽電容器（iCap），電容密度超過300nF/mm2，5層亞微米銅互聯，并引入新型非凝膠型熱界面材料（TIM），熱導率＞20W/K。但硅中介層的產能一直是CoWoS的制約，主要由于65nm+的光刻機產能限制、拼接帶來的良率損失以及wafer面臨的翹曲問題。以英偉達H100為例，硅中介層占據整個BOM成本的8%，占據臺積電CoWoS封裝的35%。臺積電也推出了其基于完全RDL層和RDL+LSI的CoWoS-R和CoWoS-L技術。CoWoS-L采用RDL和本地硅互聯（LSI），作為臺積電最新技術，兼具二者優勢、成本與性能考量，類似于Intel硅橋，臺積電用10+LSI小芯片替代了一個硅中介板。其基于1.5倍光罩面積的轉接板、1顆SOC×4顆HBM單元，且可進行拓展，提升芯片設計及封裝彈性，堆疊最多達12顆HBM3，已在2024年推出。CoWoS-R則適用于無需要非常密集的芯片堆疊的地方，但仍與高性能計算相關，其基于InFO技術的RDL層進行互聯，RDL interposer有6層銅層，線寬線距2μm，用于HBM和SOC異構集成中。RDL層機械靈活性較高，增強了C4接頭的完整性。可以容納8個HBM和4個SoC。CoWoS-R可以將中介板大小提升至3.3個光罩面積，而當前H100用中介板僅為2.2倍光罩面積。由于CoWoS-R和CoWoS-L采用有機層直接與芯片相連接，現行大規模倒裝回流焊方式可能不再適用，可能轉而采用熱壓鍵合的方式，僅對芯片連接區域進行焊接。

相關報告：智研咨詢發布的《2025年中國COWOS封裝行業市場現狀分析及發展趨向研判報告》

二、市場規模

后摩爾時代，晶體管尺寸逐漸逼近物理極限，目前最先進的芯片制程已達到2nm左右，接近單個原子的尺寸，進一步縮小變得越來越困難。此時，量子隧穿效應會十分明顯，短溝道效應，漏電流等問題也愈發突出，芯片的整體性能會大幅降低。在此背景下，先進封裝應運而生，先進封裝（AP）已成為后摩爾時代集成電路技術發展的一條重要路徑。近年來，先進封裝市場規模不斷擴大，多樣化的AP平臺，包括扇出封裝、WLCSP、fcBGA/CSP、SiP 和 2.5D/3D 堆疊封裝，加上異構和小芯片的變革潛力，正在重塑半導體格局。

受云端AI加速器需求旺盛推動，2025年全球對CoWoS及類似封裝產能的需求將激增，主要供應商臺積電、日月光科技控股（包括矽品精密工業、SPIL）和安靠（Amkor）正在擴大產能。到2024年年底，臺積電CoWoS月產能可超過3.2萬片，加上日月光和Amkor等廠商，整體CoWoS月產能接近4萬片。2025年預計CoWoS月產能可大幅躍升至9.2萬片，其中臺積電到2025年底CoWoS月產能可增加至8萬片。

目前，CoWoS先進封裝技術主要應用于AI算力芯片及HBM領域。英偉達是CoWoS主要需求大廠，在臺積電的CoWoS產能中，英偉達占整體供應量比重超過50%。其中Hopper系列的A100和H100、Blackwell Ultra 使用臺積電CoWoS封裝工藝。作為臺積電CoWoS封裝技術的最大客戶，英偉達的需求將對市場格局產生重要影響。受益于英偉達Blackwell系列GPU的量產，臺積電預計將從2025年第四季度開始，將CoWoS封裝工藝從CoWoS-Short（CoWoS-S）轉向CoWoS-Long（CoWoS-L）制程，使CoWoS-L成為其CoWoS技術的主要制程。到2025年第四季度，CoWoS-L將占臺積電CoWoS總產能的54.6%，CoWoS-S占38.5%，而CoWoS-R則占6.9%。這一轉變不僅反映了市場需求的變化，也展示了英偉達在高性能GPU市場的強大影響力。除了英偉達，其他企業如博通和Marvell也在增加對臺積電CoWoS產能的訂單，以滿足為谷歌和亞馬遜提供ASIC（專用集成電路）設計服務的需求。

近年來，隨著先進AI加速器、圖形處理單元及高性能計算應用的蓬勃發展，所需處理的數據量正以前所未有的速度激增，這一趨勢直接推動了高帶寬內存（HBM）銷量的急劇攀升，數據顯示，2023年全球HBM行業市場規模達58億美元。HBM需求激增進一步加劇了CoWoS封裝的供不應求情況。

以上數據及信息可參考智研咨詢（www.szxuejia.com）發布的《2025年中國COWOS封裝行業市場現狀分析及發展趨向研判報告》。智研咨詢是中國領先產業咨詢機構，提供深度產業研究報告、商業計劃書、可行性研究報告及定制服務等一站式產業咨詢服務。您可以關注【智研咨詢】公眾號，每天及時掌握更多行業動態。